AMD Ryzen 7のZen 3からZen 5へ2年で約50%性能向上の技術的経緯
25秒でわかる内容解説
2022年発売のRyzen 7 5800X3Dから2024年発売の9800X3Dまでで、Geekbench 6のシングルコアスコアは約47％、マルチコアスコアは約58％向上した。最大クロックは15％増にとどまるが、トランジスタ数を約50％増やしたことでコア内部の処理幅が大幅に拡大した。デスクトップCPUの進化が単なるクロック周波数の向上ではなく、アーキテクチャの拡張に依存している実態を技術者が押さえるべき局面である。
Geekbench 6スコアとトランジスタ配分のシフト
AMDは2022年から2024年にかけてRyzen 7シリーズを3世代にわたって刷新した。比較対象となる5800X3D、7800X3D、9800X3Dはいずれも8コア構成の3D V-Cache搭載モデルである。ベンチマークテストGeekbench 6の結果を見ると、2022年モデルから2024年モデルへはシングルコアで2,016から2,969へ、マルチコアで11,832から18,751へと推移した。
| モデル | シングルコア | マルチコア |
|---|---|---|
| 5800X3D | 2,016 | 11,832 |
| 7800X3D | 2,426 | 15,508 |
| 9800X3D | 2,969 | 18,751 |
性能向上の原動力はクロック周波数の引き上げではない。最大ブーストクロックは4.5GHzから5.2GHzへ15％増加した程度である。それ以上に寄与したのはトランジスタ数の増加である。
チップ搭載数は約110億から約160億へ約50％膨れ上がった。増えたトランジスタの大部分はキャッシュではなく演算コアに割り当てられた。コアが太くなることで、1サイクルあたりの命令処理能力が向上した。
ディスパッチ幅は最大6命令から8命令へ拡大した。並列処理を担うSIMD演算ユニット（単一サイクルで複数のデータを同時に演算する回路）も4基の256ビットから4基の512ビットへ倍化している。これによりデータ並列性の高いワークロードで顕著な差が生まれている。
基本クロックも3.4GHzから4.7GHzへ38％増加した。最大クロックとの差が広がった背景には、熱設計電力の最適化やサーマルスロットリングの抑制がある。
内部パイプラインとデータパスの再設計
Zen 5アーキテクチャでは内部バッファの拡張も進んだ。L2キャッシュはコアあたり512KBから1MBへ倍増した。L1データキャッシュも32KBから48KBへ拡大した。
整数演算ユニットは4基から6基へ増え、命令再順序化バッファは256エントリから448エントリへ拡張された。命令の同時実行数を増やすことで、プロセッサはより多くの命令を飛翔状態に保てる。
これによりスケジュールの最適化が進み、パイプラインのアイドル時間を削減した。データパスの拡張も目立つ。1サイクルあたりのロード処理は2基の256ビットから2基の512ビットへ、ストア処理は1基の256ビットから1基の512ビットへ広がった。
2026年9月時点で公開されたベンチマークはデスクトップ向けモデルに基づいている。AMDは次世代Zen 6について、256コアのEpyc「Venice」を1GBのL3キャッシュ付きで導入すると発表している。
AMD is talking about a 256-core Epyc part (Venice) with a gigabyte of L3 cache.
AMDは256コアのEpyc「Venice」を1ギガバイトのL3キャッシュ付きで導入すると話している。
デスクトップ向けの具体的なコア仕様はまだ確定していない。整数ALUの増加は分岐予測の精度向上と相まって、複雑な計算タスクの処理時間を短縮した。
世代間の隔たりとスケーラビリティへの評価
技術コミュニティでは比較対象の期間を巡って議論が交わされた。記事が「2年」と表記しているが、Zen 3世代の3D V-Cacheモデルの発売は2022年であり、Zen 5世代の初登場は2024年である。実際には約4年の隔たりがあるという指摘も出ている。
最大クロックが15％増であるのに対し、基本クロックは3.4GHzから4.7GHzへ38％増加した。この差について、熱容量の改善やサーマルスロットリングの抑制が寄与しているとの考察がなされた。
They never shipped the zen 5 epyc big cache chip (e.g. 9685X).
Zen 5の大キャッシュEpycチップ（9685Xなど）は出荷されなかった。
世代を重ねるごとの改善のしやすさやスケーラビリティが高く評価されている。2010年代のFXシリーズが年次比で小さな性能向上しか実現できなかったのに対し、Ryzenアーキテクチャは安定した進化を続けている。この傾向はコア設計の再利用効率の良さを示している。
一部のユーザーは、大キャッシュ版のEpycモデル9685Xが出荷されなかった点に期待と惜しみを示した。HBMを統合したチップへの転用も噂されていたが、実現には至っていない。
Zen 6のロードマップとデスクトップ仕様の不透明さ
AMDはZen 6アーキテクチャのロードマップを既に示している。データセンター向けには256コアのEpyc 9996「Venice」が1ギガバイトのL3キャッシュを備えて登場する予定である。
We do not yet know what the desktop cores will look like. It could be wild.
デスクトップのコアがどのような仕様になるかはまだ不明である。可能性は広い。
デスクトップ向けZen 5の次世代モデルでは、さらに広いディスパッチ幅や拡張されたSIMDユニットが標準化されると推測される。トランジスタ数の大半をコアに投じる設計方針は維持される可能性が高い。
現時点で未確定の点は、Zen 5の大キャッシュ版Epyc 9685Xの出荷スケジュールと、Zen 6のデスクトップ向けコア構成である。製品ラインナップの拡大に伴い、価格帯と性能バランスの調整が2026年後半に進められる見込みである。
出典
- How did AMD Ryzen get 50% faster in two years?（Hacker News） · 議論